PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2001-100867

(43)Date of publication of application: 13.04.2001

(51)Int.Cl.

(21)Application number: 11-279633

(22)Date of filing:

(71)Applicant: (72)Inventor:

RICOH CO LTD ENDO HIROYUKI


22.03.2004 05.04.2005

(54) DEVICE WITH ENERGY-SAVING FUNCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To protect a slave CPU which should operate. even under an energy- saving mode against a reset signal outputted even under the energy-saving mode for a device having energy saving function capable of saving power consumption in a standby state.

SOLUTION: This slave CPU is protected against reset signal from a CPU for main control to the slave CPU in the energy saving mode. Thus, the slave CPU will not go into a reset state by the reset signal generated, by the turning off the power source of the CPU for main control in the energy saving mode,



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-100867 (P2001-100867A)

(43)公開日 平成13年4月13日(2001.4.13)

| (51) Int.Cl.7 |)Int.Cl. ⁷ | | FI | | 5 | テーマュード(参考) | |
|---------------|-----------------------|--|------|------|------|------------|--|
| G06F | 1/24 | | H04N | 1/00 | С | 5 B O 1 1 | |
| | 1/32 | | G06F | 1/00 | 350B | 5B054 | |
| H 0 4 N | 1/00 | | | | 332B | 5 C 0 6 2 | |

審査請求 未請求 請求項の数4 OL (全 6 頁)


| (21)出願番号 | 特膜平11-279633 | (71) 出頭人 000006747 | | | |
|----------|-----------------------|--|--|--|--|
| | | 株式会社リコー | | | |
| (22)出顧日 | 平成11年9月30日(1999.9.30) | 東京都大田区中馬込1丁目3番6号 (72)発明者 遠藤 洋之 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 | | | |
| | | (74)代理人 100083231 弁理士 紋田 誠 | | | |
| | | Fターム(参考) 5B011 EA08 EA10 LL12 MA01 MA02 5B054 BB02 BB11 CC01 | | | |
| | | 50062 AA02 AA05 AB20 AB41 AB49 AB51 | | | |

(54) 【発明の名称】 省エネルギー機能付き装置

(57) 【要約】

【課題】 待機状態では消費電力を節減することが可能 な省エネルギー機能付き装置において、省エネルギーモ ード下でも動作すべきスレープCPUを、省エネルギー モード下で出力されるリセット信号に対して、プロテク トすること。

【解決手段】 スレープ用 C P U は、省エネルギーモー ド中にメイン制御用CPUからスレープ用CPUへのリ セット信号に対してプロテクトをかける。これにより、 省エネルギーモード中にメイン制御用CPUの電源がオ フされることで発生するリセット信号により、スレーブ 用CPUはリセット状態にならない。



【特許請求の範囲】

【請求項1】 省エネルギーモードのオン/オフ電源制 御を行う省エネルギーモード制御用CPUと、省エネル ギーモード中は電源供給をストップされるとともにリセ ット信号を出力する、定常時のメイン制御を行うメイン 制御用CPUと、省エネルギーモード中も雷源供給され るとともに前記メイン制御用CPUからの前記リヤット 信号を受ける、スレープ用CPUと、を備えた省エネル ギー機能付き装置において、

前記スレープ用CPUは、省エネルギーモード中に前記 10 メイン制御用CPUから前記スレープ用CPUへの前記 リセット信号に対してプロテクトをかけることを特徴と する省エネルギー機能付き装置。

【請求項2】 請求項1記載の省エネルギー機能付き装 置において、前記リセット信号とは逆論理でありかつ省 エネルギーモード中にはアクティブにならない第2リセ ット信号を、メイン制御用CPUから別ラインでスレー プ用CPUに供給することを特徴とする省エネルギー機 能付き装置。

【請求項3】 請求項2記載の省エネルギー機能付き装 20 クトすることを目的とする。 置において、前記リセット信号は電源オンに伴うパワー オンリセット専用とし、前記第2リセット信号はその他 のリセットに使用することを特徴とする省エネルギー機 能付き装置。

【請求項4】 請求項1~3記載の省エネルギー機能付 き装置において、前記リセット信号に対するプロテクト を、前記スレーブ用 C P U のポート出力とするととも に、このポート出力を所定の電位に固定することを特徴 とする省エネルギー機能付き装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、待機状態では消費 電力を節減することが可能な省エネルギー機能付き装置 に関する。

[0002]

【従来の技術】従来、ファクシミリ装置など、待機状態 では消費電力を節減することが可能な省エネルギー機能 付き装置として、メイン制御用CPUとともに、省エネ ルギーモード制御用CPUを設けて、省エネルギーモー ド制御用 C P Uによりメイン制御用の C P Uおよびその 40 周辺回路の電源をオフさせ、省エネルギーモードを実現 した装置がある(特開平8-214096号公報)。

【0003】この様な省エネルギー機能付き装置では、 省エネルギー効果を上げるために省エネルギーモードに より電源をオフされるメイン制御用CPUおよびその周 辺回路の規模が、省エネルギーモード制御用CPUおよ びその周辺回路の規模よりも非常に大きくなっている。 【0004】従って、省エネルギー機能付き装置全体の

各回路ブロックへのリセット出力もメイン制御用CPU が行う事が多い。この場合、省エネルギー機能付き装置 50 ーモード中にはアクティブにならない第2リヤット信号

全体の各回路ブロックへ出力されるリセット信号は、メ イン制御用CPUの電源オフ時(省エネルギーモード 中)や、メイン制御用CPUへのリセットが解除される までは、アクティブとなっている。

[0005]

【発明が解決しようとする課題】このメイン制御用CP Uが出力するリセット信号は、省エネルギーモード中で も電源供給される周辺(またはオプション) 制御用のス レープCPUにも入力されている事がある。

【0006】この場合には、省エネルギーモード下でメ イン制御用 C P U の電源がオフされると、周辺 (または オプション)制御用のスレーブCPUに対してリセット 信号が出力されてしまう、つまりリセット信号がアクテ ィブになってしまう欠点があった。

【0007】そこで、本発明は、待機状態では消費電力 を節減することが可能な省エネルギー機能付き装置にお いて、省エネルギーモード下でも動作すべき周辺 (また はオプション)制御用のスレーブCPUを、省エネルギ ーモード下で出力されるリセット信号に対して、プロテ

[0008]

【課題を解決するための手段】 本発明の請求項1記載の 省エネルギー機能付き装置は、省エネルギーモードのオ ン/オフ営源制御を行う省エネルギーモード制御用CP Uと、省エネルギーモード中は電源供給をストップされ るとともにリセット信号を出力する、定常時のメイン制 御を行うメイン制御用CPUと、省エネルギーモード中 も電源供給されるとともに前記メイン制御用CPUから の前記リセット信号を受ける、スレープ用CPUと、を 30 備えた省エネルギー機能付き装置において、前記スレー プ用CPUは、省エネルギーモード中に前記メイン制御 用CPUから前記スレープ用CPUへの前記リセット信 号に対してプロテクトをかけることを特徴とする。

【0009】この構成によれば、省エネルギーモード中 にメイン制御用CPUの電源がオフされることでメイン 制御用CPUから発生するリセット信号により、スレー プ用CPUがリセット状態にならないように、スレーブ 用CPUが自分へのリセット信号入力に対してプロテク トをかけることで、省エネルギーモード下でも動作すべ き周辺 (またはオプション) 制御用のスレーブ用 CPU がリセットされることを防止する。

【0010】本発明の請求項2記載の省エネルギー機能 付き装置は、請求項1記載の省エネルギー機能付き装置 において、前記リセット信号とは逆論理でありかつ省エ ネルギーモード中にはアクティブにならない第2リセッ ト信号を、メイン制御用CPUから別ラインでスレーブ 用CPUに供給することを特徴とする。

【0011】この構成によれば、メイン制御用CPUか ら、前記リセット信号とは逆論理でありかつ省エネルギ を、スレープ用CPUに供給している。これにより、ス レープ用CPUが自分へのリセット信号入力に対してプ ロテクトをかけている最中に、スレープ用CPUが何ら かの理由で暴走してしまった場合にも、リセットするこ とができる。

【0012】本発明の請求項3記載の省エネルギー機能 付き装置は、請求項2記載の省エネルギー機能付き装置 において、前記リセット信号は電源オンに伴うパワーオ ンリセット専用とし、前記第2リセット信号はその他の リセットに使用することを特徴とする。

【0013】この構成によれば、パワーオンリセット用 にのみ前記リセット信号を用い、別ラインの前記第2月 セット信号をパワーオンリセット以外の通常のリセット 用に用いるように切り分けて使用することで、ソフトウ エア設計上で構成を簡略化することが可能になる。

【0014】本発明の請求項4記載の省エネルギー機能 付き装置は、請求項1~3記載の省エネルギー機能付き 装置において、前記リセット信号に対するプロテクト を、前記スレープ用 C P U のポート出力とするととも とする。

【0015】この構成によれば、前記リセット信号をプ ロテクトするためのスレーブ用CPUのポート出力が所 定の雷位に固定されるから、省エネルギーモードではな い通常の電源オン時のパワーオンリセット時にスレーブ 用CPUのポート出力が所定の電位に固定され、安定し たリセット信号が入力される。

[0016]

【発明の実施の形態】本発明の実施例について、図を参 照して、順次説明する。以下の説明では、省エネルギー 30 一)アクティブのリセット1信号を出力し、ファクシミ 機能付き装置として、ファクシミリ装置を例にとって説 明する。

【0017】図1は、本発明を適用した省エネルギー機 能付きファクシミリ装置のシステム構成図を示すもので ある。

【0018】図1において、メイン制御用CPU1は、 制御のためのプログラムやデータなどを記憶しているR OM 2、制御に必要な種々のデータを記憶するRAM3 を有しファクシミリ装置全体の制御を行う。画像メモリ としては、圧縮データメモリ用のSAFメモリ4、印刷 40 ことになる。 生データのバッファ用ページメモリ5を備える。操作部 6 では、本ファクシミリ装置の操作をオペレータが行 う。

【0019】DCR7では画データの圧縮伸張を行い、 1/O制御部8は本ファクシミリ装置の1/O制御全般 を行い、モデム9と通信アナログ制御回路10ではファ クシミリ通信に関する制御を行い、NCU11で回線デ ータに変換されて送受信を行う。

【0020】省エネルギーモード制御用CPU12は、

CPU1への電源供給のオン/オフを電源オン/オフ回 路13にて行う。また、省エネルギーモード中の機器制 御も行う。

【0021】スレープ用CPU15は、省エネルギーモ ード中も電源が供給され、例としてプリンタ端末や LA N端末からの起動要求を監視する。このスレーブ用CP U15は、例としてシリアルI/FやDPRAM等のI ✓ F回路14によりメイン制御用CPU1とハンドシェ ークを行う。これらの各構成要素がバスに結合されて、 10 ファシミリ装置を構成している。

【0022】図2は、本発明を適用した省エネルギー機 能付きファクシミリ装置に用いられる3台のCPU、す なわちメイン制御用CPU1、省エネルギーモード制御 用CPU12、及びスレープ用CPU15への、電源供 給構成とリセット信号の構成を示すプロック図である。 【0023】図2において、電源21はファクシミリ装 置全体の電源であり、必要に応じてオン/オフ制御され るものである。電源21がオンされると、+5VE及び +5Vの2つの電源電圧が出力される。+5VEの電源 に、このポート出力を所定の電位に固定することを特徴 20 電圧は、省エネルギーモード制御用CPU12、及びス レープ用 СР U 1 5 へ供給され、省エネルギーモード時 にも継続して供給される。一方、+5 Vの電源電圧は、 スイッチ22を介してメイン制御用CPU1に供給され ており、省エネルギーモード制御用CPU12からの省 エネルギーモードの指令信号によりスイッチ22が開放 されると、メイン制御用CPU1への電源電圧+5Vの 供給は停止されるようになっている。

> 【0024】さて、電源21がオンされると、メイン制 御用CPUlはパワーオンリセット信号として、L(ロ リ装置全体の回路に供給する。同時にこのLアクティブ のリセット1信号をスレープ用CPU15へも供給す る。この時、メイン制御用 C P U 1 とスレープ用 C P U 15は、お互いにハンドシェークをしてインターフェー スされる。

> 【0025】メイン制御用CPU1は、自分自身のイニ シャルが終了すると、リセット1信号をLレベルからH (ハイ) レベルにして (L→H) 、周辺回路のリセット を解除する。この後は、通常のファクシミリ動作に入る

【0026】ところで、リセット1信号は通常、電源オ ン時にイニシャルLレベルの出力ポートなどがアサイン されるから、メイン制御用CPU1の電源をオフしてい る省エネルギーモード中にもリセット1信号はLレベル となる。

【0027】このリセット1信号は、省エネルギーモー ド中でも電源供給される周辺またはオプション制御用の スレープCPU15にも入力されているから、省エネル ギーモード下でメイン制御用 C P U 1 の電源がオフされ 省エネルギーモード中も電源が供給され、メイン制御用 50 ると、スレープCPU15に対してリセット1信号(L

レベル)が出力されてしまう。

【0028】そこで、本発明は、スレープCPU15の ポート出力を使用してHレベルの信号を形成し、Lレベ ルのリセット1信号の入力を阻止し、プロテクトするよ うに構成している。

【0029】このスレーブCPU15に対するリセット 1信号のプロテクトの手順を図3のフローチャートにし たがって説明する。

【0030】図3で、スタートすると、ステップS31 で省エネルギーモードへの移行要求があるかどうかをチ 10 ェックする。

【0031】省エネルギーモードへの移行要求がある と、ステップS32でメイン制御用CPU1とスレーブ 用CPU15との間で必要な移行処理を行い、ステップ S33でその移行処理が終了したかどうかをチェック し、移行処理が終了していなければ終了するまでステッ プS32、ステップS33を繰り返す。

【0032】省エネルギーモードへの移行処理が終了す ると、ステップS34でスレープ用CPU15のリセッ ト1信号に対するプロテクト処理を行う。 つまり、スレ 20 ープ用CPU15の出力ポートをHレベルにし、オア回 路23にリセット1信号とともに加え、スレーブ用CP U15のリセット端子RESBの入力をHレベル(すな わち非アクティブレベル) に保持する。

【0033】このスレープ用CPU15の省エネルギー 移行処理が終了すると(ステップS35)、メイン制御 用CPU1への省エネルギー移行許可がなされ(ステッ プS36)、省エネルギーモード制御用CPU12から スイッチ22に開放指令信号が送られて、メイン制御用 CPU1の+5V電源電圧がオフされ(ステップS3 7) 、省エネルギーモードに移行する(ステップS3 8) .

【0034】これにより、省エネルギーモード中のスレ ープ用CPU15へのリセット1信号入力を、スレーブ 用CPU自身がプロテクトしているので、省エネルギー モード中にスレーブ用 С Р U 1 5を動作可能とすること ができる。

【0035】また、図2において、メイン制御用CPU 1から別ラインでリセット 2 信号が出力され、インバー タ24で論理が反転された上で、オア回路23の出力と 40 インバータ24の出力がアンド回路25で論理積を取っ て、スレープ用CPU15のリセット端子RESBに供 給されている。

【0036】これは、スレープ用CPU15が自分への リセット 1 信号を自分自身のポート出力でプロテクトす る構成としていることから、もし省エネルギーモード中 にスレープ用CPU15が何らかの理由で暴走してしま った場合に、スレープ用CPU15を外部からリセット するためものである。

ラインで出力されるリセット2信号は、リセット1信号 とは逆論理のHレベルでリセットが係るようにするため に、メイン制御用CPU1が電源オフの省エネルギーモ ード時にはLレベルであり、メイン制御用CPU1の雷 源がオンされかつ強制リセット指令が出されたときにH レベルとなる。

【0038】したがって、リセット2信号は通常の状態 ではLレベルにあり、これが反転されてアンド回路に供 給されるから、リセット 1 信号ならびにスレープ用 C P U15のプロテクト動作に何らの支障も生じない。そし て、省エネルギーモード中にスレープ用CPII15が何 らかの理由で暴走し、オア回路23の出力がHレベルに 固定されてしまったとしても、メイン制御用CPU1の 電源をオンし、かつ強制リセットを指令することで、リ セット2信号がHレベルになる。これによって、スレー プ用CPU15のリセット端子RESBにLレベルのリ セット信号が供給され、リセットされる。

【0039】このリセット2信号による強制リセットの 手順を図4のフローチャートにしたがって説明する。

【0040】図4で、スタートすると、ステップS41 でスレープ用 C P U 1 5 の応答が正常か否かをチェック する。正常なら、終了する。

【0041】ステップS41でスレープ用CPU15の 応答が正常でないとき、ステップ S 4 2 でリセット 1 信 号によるリセット処理を実行する。その上で、ステップ S43で再びスレーブ用CPU15の応答が正常か否か をチェックし、正常なら終了する。

【0042】ステップS43でスレープ用CPU15の 応答が正常でないとき、ステップS44でリセット2信 30 号によるリセット処理を実行する。その上で、ステップ S45で再びスレーブ用CPU15の応答が正常か否か をチェックし、正常なら終了する。これでも、まだスレ ープ用CPU15の応答が正常でないときには、ファク シミリ装置の故障と判断して、故障表示とか警報を行

【0043】 このように、省エネルギーモード中のスレ ープ用CPU15の暴走対策のために、追加の別リセッ ト信号を設けているので、スレープCPUの暴走時にリ セットすることができる。

【0044】さて、以上説明したように、スレープCP U15のリセット信号として、パワーオンリセット信号 を含むリセット1信号と、強制リセット信号を含むリセ ット2信号とを設けている。電源オン時にメイン制御用 CPU1のリセット中にスレーブ用CPUをリセット状 能にすることがソフトウエアのハンドシェークを実現す る上で必須であり、このためにパワーオンリセット信号 がどうしても必要となる。

【0045】先の図2のブロック図において、リセット 1信号とリセット2信号の使用方法はソフトウエアの設 【0037】このために、メイン制御用CPU1から別 50 計構成に一任される。ここで、ソフトウエアの設計構成 上、リセット1信号は電源オンに伴うパワーオンリセッ ト専用とし、リセット2信号はその他のリセットに使用 するようにする。

【0046】このように、パワーオンリセット用にのみ リセット信号としてリセット1信号を用い、第2リセッ ト信号として別ラインのリセット2信号をパワーオンリ セット以外の通常のリセット用に用いるようにして、ス レープ C P U 1 5 に対するリセット信号を電源オン時と それ以外で分けて使用することで、ソフトウエア設計を 簡略化することができる。

【0047】さらに、図2において、リセット1信号に 対するプロテクトを、スレーブ用 C P U 1 5 のポート出 力とするとともに、このポート出力を所定の間位に固定 するために、この例ではプルダウンする抵抗26をポー ト出力と接地電位GND間に接続している。

【0048】これは、リセット1信号に対するプロテク トをスレープ用CPU自身の出力ポートを使用して行っ た場合、この出力ポートは汎用CPUでは、電源オン時 にイニシャル入力ポートに設定されているものが多い。 そのために、省エネルギーモードではない通常の電源オ 20 れ、安定したリセット信号が入力される。 ン時に、このポート出力状態がハイインピーンス状態に なり、СРU2に対するリセットが十分に行われない可 能性があることに対応して、この様なリセットの不十分 を防止するためのものである。

【0049】このポート出力と接地電位GND間に接続 した抵抗2.6により、電源オン時のポート出力信号は確 実に L レベルに固定され、リセット 1 信号の L レベルは スレーブ用CPU15のリセット端子RESBに確実に 供給される。

[0050]

【発明の効果】請求項1記載の発明によれば、省エネル ギーモード中にメイン制御用CPUの電源がオフされる ことによりメイン制御用CPUから発生するリセット信 号によりスレープ用CPUがリセット状態にならないよ うに、スレープ用 C P Uが自分へのリセット信号入力に 対してプロテクトをかけることで、省エネルギーモード 下でも動作すべき周辺 (またはオプション) 制御用のス レープ用CPUがリセットされることを防止する。

【0051】請求項2記載の発明によれば、メイン制御 用CPUから、前記リセット信号とは逆論理でありかつ 省エネルギーモード中にはアクティブにならない第2リ セット信号を、スレープ用CPUに供給している。これ により、スレープ用CPUが自分へのリセット信号入力 に対してプロテクトをかけている最中に、スレープ用C PUが何らかの理由で暴走してしまった場合にも、リセ ットすることができる。

【0052】請求項3記載の発明によれば、パワーオン 10 リセット用にのみ前記リセット信号を用い、別ラインの 前記第2リセット信号をパワーオンリセット以外の通常 のリセット用に用いるように切り分けて使用すること で、ソフトウエア設計上で構成を簡略化することが可能 になる。

【0053】請求項4記載の発明によれば、前記リセッ ト信号をプロテクトするためのスレーブ用CPUのポー ト出力が所定の電位に固定されるから、省エネルギーモ ードではない通常の電源オン時のパワーオンリセット時 にスレープ用CPUのポート出力が所定の電位に固定さ

【図面の簡単な説明】

【図1】本発明を適用した省エネルギー機能付きファク シミリ装置のシステム構成図。

【図2】本発明のCPUへの電源供給構成とリセット信 号の構成を示すプロック図。

【図3】リセット1信号のプロテクトの手順を示すフロ ーチャート。

【図4】リセット2信号による強制リセットの手順を示 すフローチャート。

30 【符号の説明】

- メイン制御用CPU
- 12 省エネルギーモード制御用CPU
- 15 スレープ用CPU
- 22 省エネ用電源スイッチ
- 23 オア回路
- 2.4 インバータ回路
- 25 アンド回路
- 26 プルダウン抵抗

